Analysis and modeling of layout scaling in silicon integrated stacked transformers

Biondi, T.; Scuderi, Angelo; Ragonese, Egidio; Palmisano, Giuseppe

doi:10.1109/TMTT.2006.872788

CINECA IRIS Institutional Research Information System

IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.

Analysis and modeling of layout scaling in silicon integrated stacked transformers / Biondi, T.; Scuderi, A.; Ragonese, E.; Palmisano, Giuseppe. - 54(2006), pp. 2203-2210.

Titolo:	Analysis and modeling of layout scaling in silicon integrated stacked transformers
Autori interni:	T. BIONDI SCUDERI, ANGELO RAGONESE, EGIDIO PALMISANO, Giuseppe mostra contributor esterni nascondi contributor esterni
Data di pubblicazione:	2006
Rivista:	IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES
Citazione:	Analysis and modeling of layout scaling in silicon integrated stacked transformers / Biondi, T.; Scuderi, A.; Ragonese, E.; Palmisano, Giuseppe. - 54(2006), pp. 2203-2210.
Handle:	http://hdl.handle.net/20.500.11769/5615
Appare nelle tipologie:	1.1 Articolo in rivista

File in questo prodotto:

Non ci sono file associati a questo prodotto.

Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/20.500.11769/5615

Citazioni

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.