Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework / M. ALIOTO; PALUMBO G. - In: IEEE CIRCUITS AND SYSTEMS MAGAZINE. - ISSN 1531-636X. - 4(2006), pp. 40-59.
Titolo: | Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework |
Autori interni: | |
Data di pubblicazione: | 2006 |
Rivista: | |
Citazione: | Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework / M. ALIOTO; PALUMBO G. - In: IEEE CIRCUITS AND SYSTEMS MAGAZINE. - ISSN 1531-636X. - 4(2006), pp. 40-59. |
Handle: | http://hdl.handle.net/20.500.11769/6083 |
Appare nelle tipologie: | 1.1 Articolo in rivista |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.