Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework
PALUMBO, Gaetano
2006-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.