Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework

Alioto, M.; Palumbo, Gaetano

CINECA IRIS Institutional Research Information System

IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.

Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework / M. ALIOTO; PALUMBO G. - In: IEEE CIRCUITS AND SYSTEMS MAGAZINE. - ISSN 1531-636X. - 4(2006), pp. 40-59.

Titolo:	Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework
Autori interni:	M. ALIOTO PALUMBO, Gaetano mostra contributor esterni nascondi contributor esterni
Data di pubblicazione:	2006
Rivista:	IEEE CIRCUITS AND SYSTEMS MAGAZINE
Citazione:	Power-Aware Design Techniques for Nanometer MOS Current-Mode Logic Gates: a Design Framework / M. ALIOTO; PALUMBO G. - In: IEEE CIRCUITS AND SYSTEMS MAGAZINE. - ISSN 1531-636X. - 4(2006), pp. 40-59.
Handle:	http://hdl.handle.net/20.500.11769/6083
Appare nelle tipologie:	1.1 Articolo in rivista

File in questo prodotto:

Non ci sono file associati a questo prodotto.

Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/20.500.11769/6083

Citazioni

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.